五感图

1nm后的芯片技术_我的网站

A |     

E |                    张教授表示，实验结果表明，只需一次曝光即可制造出具有可调晶胞几何形状的二维纳米结构和低至 25 纳米的三维纳米结构，曝光时间从几天缩短到几分钟。

F |                              Cockrell 团队刚刚测试了一种由研究伙伴德克萨斯大学达拉斯分校和约翰·霍普金斯大学共同研发的极紫外光刻材料，未来还将有更多材料投入使用。借助小型打印机，研究速度可以大大提升。                   目前，该工艺只能制造周期性结构图案，这在存储芯片和光子学领域应用更为广泛。其最终目标是为1纳米以下工艺技术打造速度更快、功能更复杂的图案打印机。                   “除了半导体制造之外，3D纳米结构图案化能力还可以应用于纳米药物的医学、量子计算或合成新型材料等领域，”研究员Saurav Mohanty说道。                                       低成本极紫外光刻                                        针对1纳米以下工艺的EUV系统成本问题，还有其他一些方法可以解决。日本冲绳科学技术大学院大学（OIST）的新武津守教授提出了一种对高数值孔径（High NA）EUV光刻中使用的照明系统和投影仪进行彻底重新设计的方案。                   模拟结果表明，该设计可以消除诸如掩模 3D 效应等棘手的光学效应，提高分辨率，并能够以比当前 EUV 方法更低的成本制造更小的计算机芯片。                   新武表示：“目前的EUV光刻系统每台造价高达数亿欧元。

G | 我的新设计应该能够以比当今最先进的设备便宜得多的价格，实现2-3纳米级的精细细节。”                    在极紫外光刻技术中，波长极短（13.5纳米）的光被产生并引导通过照明系统，照射到包含电路图案模板的反射光掩模上。反射光图案随后通过投影仪，投影仪利用一系列反射镜将图像缩小并聚焦到硅晶圆上。之后，通过后续工艺将图案蚀刻到晶圆上。                   为了印刷更高密度的电路元件，研究人员正转向高数值孔径（NA）的极紫外（EUV）光刻技术。

H | 数值孔径与光学系统接收或发射光线的角度范围相关。更高的数值孔径可以捕获更宽角度的光线，使镜头能够分辨更精细的细节。理论上，分辨率极限（可分辨的最小细节）与数值孔径成反比，因此更高的数值孔径能够为半导体芯片提供更精细的印刷能力。                   新武研究了能否用一对简单的镜子——一面凹面镜和一面凸面镜——作为投影仪。他的设计最终演变为两级结构，每级都包含一对凹凸镜。虽然最初并不成功，但新武很快意识到，精心排列的镜子之间的多次反射有可能抵消光学缺陷，同时保持高数值孔径（NA）。经过数月在光学仿真系统OpTaliX上的计算，他最终确定了在保持图像质量的同时实现高数值孔径所需的理想镜面曲率和位置。                   这种用于高数值孔径极紫外光刻的四镜式同轴投影仪消除了最棘手的掩模三维效应。

I | 该设计由两级凹凸镜组成，其光学像差在各级内部以及级间得到消除，其原理类似于双高斯透镜。

J | 光线以可接受的遮光度穿过每面镜的中心孔径。                   数值孔径分别为0.5和0.55，对应的圆形曝光场直径分别为20毫米和30毫米。在场边缘处，残余径向畸变较大，约为几微米，扫描运动会导致扫描器内图像模糊，这会影响步进器的设计。视场尺寸也相应减小，分别为14×14毫米和21×21毫米。                   然而，扫描机构可以从光掩模侧移除，从而简化系统。在极紫外曝光过程中，晶圆和光掩模均保持静止，照明由位于掩模前方的两个矩形扫描镜提供，形成双线扫描场，与离轴照明相匹配，从而提高分辨率。                   如同所有研究项目一样，这项研究也存在一些局限性。模拟的前提是镜面具有100%的反射率且无任何缺陷，而从模拟到实际应用需要专业的工程技术。构建物理原型是新武教授的下一步工作，他的团队目前已开始研发极紫外光刻硬件，旨在实现低成本、高性能的极紫外光刻技术。                   “这种设计能够大大简化高数值孔径（NA）技术的生产，降低成本，为半导体制造开辟新的可能性。我们有望制造出成本仅为目前市面上同类产品四分之一的机器，”新武表示。“通过实现更精细的设计，我们可以制造出更高密度的存储器和更高效的逻辑芯片。这项技术可能会对社会产生变革性的影响，为数据中心和人工智能的未来提供动力，并使电子产品运行速度更快、能效更高，运行成本也可能更低。”                                        用于超大规模晶体管的二维材料                                        二维材料被视为sub-1nm半导体工艺的关键技术。这些二维过渡金属二硫化物（TMDs），例如硫化钨（WS₂ ）、二硒化钨（WSe₂ ）和二硫化钼（MoS₂ ），可用于制造越来越小的晶体管。                   ASML、台积电和imec最近在300mm晶圆上展示了基于二维材料的晶体管，其中nFET和pFET的接触多晶硅间距（CPP）为50nm，采用EUV光刻技术进行图案化。                   imec 计算与存储器件技术研发副总裁 Gouri Sankar Kar 表示，这是基于二维材料的晶体管从实验室到工厂转化过程中的关键一步。由于原子级薄的导电沟道，在栅极尺寸和沟道长度不断缩小的情况下，良好的静电沟道控制和可接受的载流子迁移率可以实现，从而在“超大规模”设计中制造出高性能的微缩晶体管。                   “我们与合作伙伴共同打造了一个300毫米的测试平台，用于研究符合行业实际尺寸的二维材料。我们诚邀半导体生态系统的各方参与，共同提升这类新型沟道材料和器件的性能。”他补充道。                   台积电首席技术官曹敏博士表示：“我们的研究合作对于推动半导体创新至关重要。

K | 重点在于降低风险并加速‘实验室到晶圆厂’的转化，确保突破性发现——尤其是在这些新型沟道材料方面——能够快速高效地集成到先进制造工艺中，并最终提供尖端解决方案。”                    台积电和imec的研究人员已在300毫米晶圆上利用二维材料制造出晶体管。                   “二维过渡金属二硫化物（TMD）材料有望实现比硅基晶体管更小、性能更高的晶体管，但目前采用300纳米工艺制造的二维沟道器件实际上尺寸相当大，而且图案化工艺也较为老旧。得益于极紫外（EUV）光刻技术更高的分辨率，我们能够制造出沟道长度小至28纳米的TMD晶体管，其间距与最先进的晶体管节点兼容。”ASML欧洲技术开发中心总监Etienne De Poortere表示。                   对于小于1纳米的设计，这些材料的制备涉及现有的化学气相沉积（CVD）工艺，可将MoS₂或WSe₂直接生长到工业硅或载体衬底上。金属有机化学气相沉积（MOCVD）采用较低的温度，以保持与标准互补金属氧化物半导体（CMOS）热预算的兼容性；而当直接生长不可行时，干法或湿法转移工艺可以将预成型的薄片转移到目标晶圆上。其他技术，例如改进的原子层沉积（ALD），可以在原子级薄沟道上共形沉积超薄高介电常数绝缘氧化物，而不会产生表面陷阱。

L |                                        小到什么程度才算小？                                        这些二维过渡金属二硫化物材料的性能极限在哪里？韩国科学技术院（KAIST）的研究人员开发了一种技术，可以通过量子力学原子级计算来预测这一极限。                   韩国科学技术院（KAIST）电气工程学院的金永勋教授开发了一种计算设计技术，该技术利用计算机模拟来分析和预测下一代半导体晶体管的缩放极限。                   随着晶体管尺寸的减小，量子隧穿效应变得更加显著，导致电流控制难度增加。因此，在量子隧穿效应的限制下，确定晶体管尺寸的极限是多少，是一项至关重要的任务。

M |                    然而，实际上几乎不可能通过实验直接验证晶体管的尺寸缩放极限。以目前的技术水平，很难在原子尺度上精确控制和定量分析金属电极与半导体沟道（晶体管内部电流流动的路径）接触的区域。                   该研究团队通过从第一性原理出发，仅基于基本物理定律计算材料性质，而无需依赖实验数据，从而解决了这一问题。此前，该研究团队已开发并发表了一种名为多空间约束搜索密度泛函理论（MS-DFT）的新型理论计算框架。该框架通过精确分析金属电极与半导体界面处发生的复杂量子现象以及电子流经的界面，将第一性原理计算的范围从材料扩展到器件。

N |                    在这项研究中，研究团队基于此框架，开展了计算传输线方法（TLM）实验，以提取金属电极-半导体界面处电流流动阻力的接触电阻数据。基于原子级TLM计算结果，他们确定了量子隧穿极限。

o |                    研究团队将这项技术应用于单层二硫化钼（MoS₂）器件，以观察电子在沟道中的渗透深度，以及这种渗透深度对电流控制的影响程度，并分析其与金属电极类型和接触原子几何结构的关系。结果表明，晶体管的最小尺寸取决于所选金属和接触结构，这意味着现在仅通过计算机模拟即可在实际制造晶体管之前预测器件的性能和极限。                   临界隧穿长度是一个设计变量，它会随着金属的功函数以及金属与半导体界面接触结构的变化而变化。研究团队特别指出，在所考虑的候选金属类型和接触结构中，电子停止泄漏的长度可以减小到4纳米以下。这一结果表明，制造比目前尺寸更小的晶体管是完全可能的。                   此外，该研究团队提出了一种下一代半导体芯片的设计策略，通过结合具有不同特性的二维半导体来降低功耗。

p |                    这为预测尺寸缩小极限和在实际制造半导体芯片之前设计最佳器件配置建立了一个平台，这将成为未来设计工具的关键部分。                   “这项研究意义重大，因为它提出了一个新的物理标准来定义下一代晶体管的尺寸极限。通过对10纳米以下尺度下难以通过实验探测的量子力学现象进行计算分析，我们为将这些发现应用于下一代晶体管设计开辟了道路，”金永勋教授说道。                                       但这真的是正确的方向吗？                                        维也纳工业大学的研究人员发现，许多曾经被认为极具应用前景的二维材料实际上并不适合用于此用途。仅仅研究材料本身的性质是不够的，还必须考虑界面效应。当二维材料与绝缘层结合时，两者之间不可避免地会形成一个极薄的间隙，从而显著降低其电子性能。                             “多年来，研究人员一直对石墨烯或二硫化钼等新型二维材料卓越的电子特性着迷，这完全可以理解，”维也纳工业大学微电子研究所的马赫迪·普尔法特教授说道，他与蒂博尔·格拉瑟教授共同开展了这项研究。“然而，人们常常忽略的是，二维材料本身并不能构成电子器件。我们还需要绝缘层——通常是氧化物。

q | 而这正是从材料科学角度来看，事情变得复杂的地方。”                    为了精确控制二维材料中的电场，从而制造出极其小巧紧凑的器件，该绝缘层必须尽可能薄。

r |                    格拉瑟说：“在许多二维材料和绝缘层的组合中，它们之间的结合力相对较弱。它们仅靠范德华力维系，这种力在半导体和绝缘体之间提供的吸引力很弱。因此，这两层材料无法紧密接触——它们之间总是存在间隙。”                    这个间隙约为 0.14 纳米，比单个硫原子还要薄，但对电子性能有重大影响。                   “这种间隙会削弱层间电容耦合。无论材料的固有特性有多好，这种间隙都可能成为限制因素。只要它存在，就会从根本上限制这些器件的微型化程度，”格拉瑟说。                   答案是“拉链”材料，其中半导体和绝缘体相互咬合形成更牢固的结合，从而消除间隙。                   “如果半导体行业想要在二维材料领域取得成功，那么从一开始就必须将有源层和绝缘层设计在一起，”普尔法特说。

s |                    这些二维拉链材料是铋基化合物，例如二维 Bi₂SeO₂半导体，它们与自身的固有绝缘体（氧化物）耦合；以及 TMD 材料，例如 MoS₂，当它们直接键合到兼容的高 k 栅极介质（例如二氧化铪 (HfO₂ )）时。                   格拉瑟表示：“我们的研究成果对半导体行业来说是个好消息。我们可以预测哪些材料适合未来的小型化发展，哪些不适合。但如果只关注二维材料本身，而不从一开始就考虑不可避免的绝缘层，那么就存在着将数十亿美元投入到一种由于基本物理原因根本无法成功的方法中的风险。”                    （来源：编译自eenewseurope）               *免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

Current article:http://www.feizengbubaipeirangnalouchuo.sbs/on7/klce6.htm

Published on:16:17:36